作者将RISC-V CPU编译进Qwen3.5权重
热点事件持续更新
作者将RISC-V CPU编译进Qwen3.5权重
1 篇报道1 个报道来源4 小时前更新
先了解这件事
AI 综述
Divyansh Agrawal 发布实验模型 Qwenputer：在 Qwen3.5 4B 的权重中编译进一个 32 位 RISC-V CPU（RV32IM 加 Zba 扩展），以模型的 Gated DeltaNet 层状态充当 RAM，无需外部运行时或工具调用即可在前向传播中执行算术、C 和 MicroPython 代码。 该模型需在单张 24 GB GPU 上运行，并依赖一个小型驱动 RvChat 启动固件、把 trace token 挡在 Qwen 层之外，因此目前还不能用普通的 generate() 调用直接运行。代码与两个模型（Qwenputer、Filesystem）已在 GitHub、Hugging Face 和 ModelScope 开源。
AI 根据报道生成 · 46 分钟前更新
最新进展10月29日 08:25
Qwenputer：在 Qwen3.5 权重中编译出可运行的 RISC-V CPU报道时间线
沿着报道，了解事件的不同侧面。
10月29日
- Hacker NewsQwenputer：在 Qwen3.5 权重中编译出可运行的 RISC-V CPU
作者 Divyansh Agrawal 发布 Qwenputer，在 Qwen3.5 4B 的权重中编译进一个 32 位 RISC-V CPU（RV32IM 加 Zba 扩展），用模型的 Gated DeltaNet 层状态充当 RAM，无需外部运行时或工具调用即可在前向传播中执行算术、C 和 MicroPython 代码。
本事件热度走势
还没有足够的连续观测数据，暂不绘制趋势。