Helion 新增编译期启发式，免自动调优生成内核配置

PyTorch 的 Helion DSL 新增一组编译期启发式：在编译时读取内核的 IR 和数据流，把内核归为 matmul、reduction 或 pointwise，直接给出 block size、num_warps、num_stages 等配置，无需自动调优。 这些启发式已合入 Helion，并在 H100 和 B200 的 Triton 后端默认启用；PyTorch 博客称相关评估均在 NVIDIA 硬件上进行。若内核的 extents 无法在编译期全部确定，启发式不会触发，Helion 回退到原有默认配置。 RadarAI 将这一变化概括为用编译期启发式替代自动调优、默认配置即接近调优速度，但该效果表述来自报道转述，并非已验证的结论。

AI 根据报道生成 · 1 小时前更新

还没有足够的连续观测数据，暂不绘制趋势。