SemiAnalysis：ASML 正在研发混合键合设备，或先做 D2W 轨道式方案

ASML 尚未宣布任何消息，但其专利申请、一篇新闻报道以及其自身的路线图都表明了这一方向。我们认为它将从晶粒到晶圆（D2W）混合键合（HB）设备开始。这比晶圆到晶圆更难制造，但正是 ASML 可能获得优势的地方。我们将此举视为 ASML 垂直整合的自然延伸，并且应该会加强其客户关系。

在本文中，我们从专利申请入手，端到端地解析该设备的设计。其独特之处在于它运行在轨道上。这改变了设备和晶粒的移动方式：每个晶粒乘着自己的载具经过各个工艺站点，而设备在每个站点靠近以处理晶粒。轨道的独立穿梭车还提高了站点利用率，节省了重复的工装，并实现了异质集成。

我们认为 ASML 可能在混合键合的对准精度和颗粒控制方面获得优势。这两个因素决定了键合良率。而 ASML 在光刻中解决同样问题方面拥有专业知识。

尽管有这些优势，ASML 仍需解决挑战，涉及前馈量测、晶粒到晶圆接触、对非键合设备的改造以便在轨道上处理晶粒，以及保持整个回路清洁。

我们预计先进逻辑，即 D2W 已量产的领域，将率先采用 ASML 的 D2W HB 设备。这对 Besi 来说是个坏消息。逻辑占 Besi 当前 HB 业务的大部分，集中在台积电和英特尔。ASML 与这两家合作已超过二十年，并于 9 月刚刚宣布了一项联合光掩模计划。如果后端工艺出现类似举动，我们不会感到意外。Besi 的 HBM 前景也在减弱。韩国挑战者正在迎头赶上，此外 HBM 的采用我们预计将推迟到 2029 年或更晚。

ASML 正在打造混合键合设备

我们在 2024 年对混合键合进行了深入探讨，我们仍然认为它是自 EUV 以来半导体制造领域最具变革性的创新。晶圆到晶圆（W2W）混合键合（HB）已在图像传感器和 3D NAND 中量产，DRAM 制造商将是下一个。晶粒到晶圆（D2W）HB 进展较慢，因为业界仍缺乏兼具令人满意的对准精度和吞吐量的成熟设备（我们的核查表明，当前应用的上限仅为每小时一片晶圆），这使得每颗晶粒的成本居高不下。如今 D2W 仅在逻辑领域量产：AMD 自 2022 年起已出货混合键合的 V-Cache，台积电的 SoIC 目前以约 6 微米间距键合，目标是在 2029 年左右达到 4.5 微米。市场曾预计 HBM 将从 2028 年起成为 D2W 的主要量产驱动力。然而，我们的观点不同：我们认为HBM 在 2029 年之前不会采用 D2W HB，如果会采用的话。

Besi 一直引领着 D2W，并且是唯一一家拥有量产设备的供应商。其他所有公司仍在努力让首台设备通过验证。但我们相信，情况很快就会改变，因为 ASML 正在打造一款 D2W 混合键合设备。管理层尚未宣布任何消息。但该公司在 2022 年 12 月至 2024 年 11 月期间提交了 27 个键合专利族，其中大多数是 D2W，而实际数量可能更高，因为 2024 年 11 月之后的申请尚未公开。The Elec 也在 3 月报道称，ASML 已与 Prodrive Technologies 和 VDL ETG 启动了混合键合机的架构设计。

在核心专利申请（WO2025201788A1）中，ASML 描绘了其键合流程的工作原理。有趣的是，该系统看起来完全不像传统的 D2W 键合机（关于这些设备的工作原理，请参见 Advanced Packaging Part 5）。ASML 不是用键合头从切割后的晶圆上拾取每个裸片并放置，而是在轨道上通过独立载具移动单个裸片（图 1）。每个裸片在到达键合工位之前，会经过检测、清洁、等离子活化和量测（形貌、调平和对准）工位，在键合工位，卡盘将底部晶圆抬起与裸片贴合。我们将在以下章节中详细解析该设计。

图 1：ASML 基于轨道的 D2W 键合机，SA 标注并简化

ASML 可能也在打造一款 W2W 混合键合设备。根据仁荷大学的专利分析，ASML 很可能正在其 TWINSCAN 平台上构建 W2W HB 设备，依托其晶圆套刻精度。我们在本报告中重点关注 D2W 设备，因为它更难制造，也是 ASML 可能获得真正优势的领域。

……作为其垂直整合计划的一部分

我们认为，这是 ASML 垂直整合并收紧客户关系努力的延续。ASML 于 2013 年收购 Cymer 以获得光源，2016 年收购 HMI 以布局电子束检测，2020 年收购 Berliner Glas 以获取光学模块。该公司于 2025 年第三季度出货了其首款后道产品 XT:260 i-line 封装光刻机。最近，ASML 宣布与 TSMC、Intel Foundry 和 Samsung 开展联合计划，推动行业从 6 英寸光罩转向 12 英寸光罩，用于 High NA EUV。

打造键合机将是顺理成章的下一步。事实上，ASML 自己的路线图已经将键合纳入前道流程。其 2024 年投资者日列出了面向 NAND、DRAM 和逻辑的 W2W 与 D2W 混合键合（图 2）。而2024 年 7 月的一份申请展示了键合机与光刻机如何通过共享裸片位置数据协同工作。如今，在键合晶圆上曝光的光刻机必须先对每个裸片进行预对准和粗对准，然后才能曝光。在 ASML 的设计中，键合机已经知道每个裸片放置的位置，并将该映射（申请文件中的“坐标系”）交给光刻机，后者检查几个标记后即可曝光。客户在键合晶圆上获得更快的光刻速度，而 ASML 则可以将键合机和光刻机作为一对来销售。

图 2：ASML 的前道 3D 集成路线图

我们预计先进逻辑芯片将率先采用。逻辑芯片正是 D2W HB 已实现量产应用的领域，也是对准要求持续收紧的领域。台积电称 overlay 是 SoIC“始终最大的挑战”。随着其 HB 间距到 2029 年从 6um 缩小到 4.5um，放置精度要求将进一步收紧。ASML 在对准方面实力强劲，我们将在下文详述，因此这一优势应有助于它率先赢得逻辑芯片客户。先进逻辑芯片也是最昂贵的芯片之一，因此逻辑芯片客户能够负担得起高价设备。我们预计 ASML 将把其设备定价高于同行。

在接下来的三节中，我们将讨论：(1) 该设备的轨道系统——这是它与市场上现有产品相比最不寻常之处；(2) ASML 在对准、颗粒控制和运动方面的优势如何使其 HB 设备更胜一筹；以及 (3) ASML 或其供应链合作伙伴在制造出可用设备之前仍需解决的挑战。让我们深入探讨。

该设备的独特之处

该设备最有趣的一点是它运行在轨道上。ASML 在其专利申请中以 SuperTrak CONVEYANCE（图 3）为例，因此我们假设它使用该轨道，并基于该轨道已公布的设计进行分析。

与传统的键合机相比，根本区别在于芯片所在的位置。在 Besi 型设备中，芯片在其他地方准备好，键合头仅在最终放置时将其拾取。在 ASML 的设计中，每颗芯片从离开载具的那一刻起就坐在自己的载具上，直到键合步骤。工艺站点围绕轨道构建：芯片停在某个站点前，该站点就地对其进行清洁、激活或测量，然后芯片继续移动。

图 3：SuperTrak CONVEYANCE 轨道（HORIZON10 平台）

现在让我们逐步了解工艺流程。为便于说明，我们采用专利附图，并在图 4 中标注了每个站点。夹爪将芯片从载具上取下，放到一个空的基板载具（206）上，该载具沿轨道（202）运送它。芯片依次停在检测、清洁、等离子激活、形貌检测、调平、粗对准、位置调整和精对准站点（210 至 226）。在每一站，芯片都留在其载具上，由站点完成工作。请注意这里的反转：在专利中，是站点的传感器或头移动过来接触芯片，而不是像当今流程中那样将芯片送入设备。经过这些步骤后，芯片到达键合站点（228）。

这个键合站点值得仔细研究。首先要注意的是，最终放置由载具（206）和卡盘（234）完成，而不是轨道：SuperTrak 的规格表显示其穿梭车的重复精度约为 10um，远达不到键合所需的 50nm 放置精度。接下来，放大图 4 右侧部分查看键合工作。卡盘将底部晶圆提升到距芯片数十微米以内，载具的致动器调整芯片位置，芯片被压到晶圆上形成键合，然后载具释放它。空载具随后开始下一轮循环。

图 4：专利 WO2025201788A1 图 2（左）和图 6 侧视图（右），已标注 SA

这一设计有三大优势：

首先，独立穿梭机提升了每个工位的利用率。每步的工位数量可以根据该步的周期时间设定：一个三秒的清洗步骤配三个工位，一个1.2秒的键合步骤配一个工位，这样每个工位都能保持忙碌。专利正是要求这一点，即“同时占用所有工艺工位”。

其次，只要设备腔室有空间，产能的扩充靠增加一个工位而非增加第二台设备来实现。这节省了重复的工装和预算。

最后但同样重要的是，该设计适合异质集成：一种新的裸片类型就是一套新的软件配方，因此混合小芯片可以共用一条产线。

话虽如此，该轨道在非键合工位以及整个回路的洁净度方面也带来了自身的挑战。我们稍后再回到这些问题。

ASML 如何可能获得优势

在此之前，让我们看看 ASML 如何能将其现有优势带到混合键合设备上。

首先，提醒一下为什么对准精度和洁净度在混合键合中如此重要。正如我们之前所详述的，两片全厚度晶圆之间的一颗1微米颗粒就能使周围约10毫米的区域脱键，导致键合缺陷（图5）。因此颗粒控制对混合键合极为重要。对准之所以重要有两个原因：放置精度直接决定键合良率，而对准时间对 D2W 产能的影响远大于对 W2W 的影响，因为它会随裸片数量成倍增加。正是这两个障碍使混合键合几乎成为一种前道工艺。

图5：一颗小颗粒在混合键合中打开一个空洞和一个开路接触

我们相信 ASML 可以凭借数十年在光刻中解决同样两个问题的经验来应对这两点。

在对准方面，我们相信 ASML 可以复用其晶圆对准传感器技术。根据其专利申请，该键合系统在每个裸片上放置一个微小的衍射光栅，并从光栅散射的光中读取裸片的位置。其原理与ORION相同，后者是自2017年以来每台新 TWINSCAN 上的晶圆对准传感器。ORION 的构建目的是读取被 CMP 和刻蚀倾斜或变形的标记（图6），而键合裸片上的标记会经历与其旁边铜焊盘相同的 CMP 和等离子体活化，因此它带有相同的不对称性。我们相信同一传感器系列可以服务于 D2W 键合机。

图6：一个对称和一个倾斜的对准标记。工艺步骤会移动表观中心；ORION 的多色读出正是为了看穿这一点而构建的

其传感和运动能力也为其在总对准误差预算中提供了更多余量。其NXT:2100i在单台机器上保持0.9纳米套刻精度。而且 ASML 已经能够测量 W2W 键合晶圆的畸变，并在下一层光刻中对其进行校正，将键合后套刻从40-60纳米降至4纳米以下（图7）。这些是光刻数据，不是键合结果。但它们意味着 ASML 的传感器和工件台误差比键合机所需的50纳米低一个数量级以上。更高的工件台精度为键合机的误差预算中留出了更多空间给其他因素：夹具上的裸片偏移、热漂移以及接触过程中的移动。

图7：ASML 量测加扫描机校正将键合后套刻降至2.5-3.9纳米

Prodrive Technologies 和 VDL ETG 是可能帮助 ASML 的键合机在运动方面实现高速的零部件供应商。Prodrive 为 ASML 的 EUV 磁悬浮平台制造直线电机和驱动器，也曾制造韩华 Semitech 的 SHB2 Nano 键合机。VDL ETG 制造 ASML 的框架和模块（图 8）。

图 8：Prodrive 的直线电机（左）和 VDL ETG 的晶圆传输模块（右）

在洁净度方面，ASML 的 EUV 系统要求比键合机更为严格。很少有设备制造商像 ASML 那样长期与纳米级颗粒作斗争。EUV 光刻机在真空中移动掩模版和晶圆，并将掩模版颗粒增加量保持在“与亚 10nm 节点光刻的 HVM 要求兼容”的水平。我们相信 ASML 也考虑过键合表面：其键合设备专利申请增加了一个清洁基板支撑的装置和一个监测其平整度、颗粒负载和变形的传感器。

尽管如此，键合机中的污染物与光刻机中的不同。大多数是芯片边缘的切割碎屑以及落在刚激活的亲水表面上的颗粒。我们期待在未来的申请中看到更多关于 ASML 如何处理这些键合机特有污染物的细节。

在付费墙之后，我们将讨论 ASML 为打造一台可用的设备需要解决的挑战，以及其设备将如何影响 Besi 的业务前景。

ASML 需要解决的开放性问题

阅读更多