arXiv cs.AI· Vishal Saxena, Soumyajit Mandal·· 13 小时前AI 评分34
OPERA：由专家教学推理智能体完成从规格到版图的运放设计
OPERA: OPamp Design by an Expert-Taught Reasoning Agent, from Specifications to Layout
AI 导读
OPERA 让通用 LLM 智能体借助开源工具完成 CMOS 运放从规格到版图签核的全流程设计，先由设计师教会其 gm/ID 方法，再学习 gLayout 框架并编写可复用版图生成器。
正文 · AI 翻译
摘要：从规格到签核版图的模拟流程很少能在没有人工迭代的情况下完成。近期的大语言模型（LLM）智能体通过围绕器件尺寸的优化器循环来确定电路尺寸，并止步于原理图。我们提出 OPERA（由专家教导的推理智能体进行运放设计），其中通用 LLM 智能体使用开源工具设计 CMOS 运放，从规格一直到版图后签核。首先，设计者教会智能体 gm/ID 方法：将规格映射到跨导和最小电流，根据特性查找表为每个器件角色选择 gm/ID，并根据方程确定尺寸，只留下少量旋钮供搜索，并得到可解释的设计。其次，智能体学习 gLayout 框架和所教授的版图实践，并编写可复用的版图生成器，在设计者批准的检查点上闭合版图与提取循环。在 SKY130 中，智能体设计了一个共享的恒定 gm 偏置和六个运放（5T、折叠共源共栅和伸缩式 OTA；Miller、折叠共源共栅和伸缩式两级），目标为 fun >= 50 MHz、PM >= 60 度、SR 25 V/{\mu}s 驱动 1 pF，以及 30 至 60 dB 的最小直流增益。所有六个版图均通过 DRC 且与 LVS 匹配，其提取网表在所有 15 个 PVT 角均满足每项指标（fun >= 53.7 MHz、PM >= 62.1 度、SR >= 27.9 V/{\mu}s）。基准网表发布于 此 https URL。
| 评论： | 5 页，3 幅图，提交至 ISCAS 2027 |
| 主题： | 硬件架构（cs.AR）；人工智能（cs.AI） |
| 引用为： | arXiv:2610.39395 [cs.AR] |
| （或 arXiv:2610.39395v1 [cs.AR] 用于此版本） | |
| https://doi.org/10.48550/arXiv.2610.39395 由 DataCite 颁发的 arXiv DOI |
提交历史
来自：Vishal Saxena [查看电子邮件]
[v1]
2026 年 10 月 29 日星期四 05:29:47 UTC（1,711 KB）
来源：arXiv cs.AI · arxiv.org