arXiv cs.AI· Silicon Team·· 1 天前AI 评分38
如何评估 AI 智能体做工业级芯片布局规划：一个框架与实证研究
Evaluating AI Agents for Industrial-Level Chip Floorplanning: A Framework and Empirical Study
AI 导读
研究提出一套芯片布局规划评估框架，将智能体提交的布局接入指定下游实现流程，检查几何有效性并测量物理质量与资源消耗。在一个 99 个宏单元占据约 71% 固定 L 形区域的工业设计上，专用系统 Nova-SI 在无在线反馈条件下取得 57.97 的 0-100 综合质量均分，而表现最强的通用配置 GPT-6 Astra 为 31.17。
正文 · AI 翻译
摘要：布局规划是将逻辑电路转化为物理芯片的早期步骤：它确定大型电路模块的位置，并约束后续逻辑布局与布线可用的空间。这些决策会影响拥塞和时序，但其物理后果要通过下游实现才会显现。对于 AI 智能体而言，该任务要求将工程约束转化为空间决策，而这些决策的质量无法仅凭工具执行成功来评判。我们提出了一个评估框架，将提交的布局与规定的下游实现流程相连接，检查几何有效性，度量物理质量，并报告资源使用情况。在一个工业设计中，其 99 个宏单元约占固定 L 形布局区域的 71\%，我们将专用系统 Nova-SI 与通用工程智能体以及仅限文件访问的智能体进行比较，获得了 39 个布局输出的完整物理测量结果。在我们的 0--100 综合质量评分下，Nova-SI 在未获得规定电源网格与布局评估在线反馈的情况下平均达到 57.97，而测得的最强通用配置 GPT-6 Astra 为 31.17。这一差异得到了原始拥塞与时序测量结果的支持，并在评分敏感性检查中保持一致。布局层面的分析进一步表明，相似的全局利用率可能掩盖显著不同的局部拥塞。总之，该协议与案例研究通过智能体所交付布局的物理后果对其进行评估，并为该系统在此工业实例上的性能提供了证据。
| 主题： | 人工智能（cs.AI） |
| 引用为： | arXiv:2611.12048 [cs.AI] |
| （或使用 arXiv:2611.12048v2 [cs.AI] 查看此版本） | |
| https://doi.org/10.48550/arXiv.2611.12048 arXiv 颁发的 DOI，经由 DataCite |
提交历史
来自：Linyang Li [查看邮箱]
[v1]
2026年11月9日星期一 08:25:58 UTC（5,276 KB）
[v2]
2026年11月12日星期四 02:42:30 UTC（963 KB）
来源：arXiv cs.AI · arxiv.org