arXiv cs.AI· Zhangmai Li, Tianrui Ma, Zheng Weng, Mo Zou, Zidong Du, Yifan Hao, Yongwei Zhao, Wei Li, Jing Li, Qi Guo, Yunji Chen·· 10 小时前AI 评分38
ICLayout-Bench：评测 LLM 智能体定制电路版图设计的基准
ICLayout-Bench: Benchmarking LLM Agents for Custom Circuit Layout Design
AI 导读
ICLayout-Bench 是评测 LLM 智能体用 EDA 工具从晶体管级网表构建并优化 GDSII 版图的基准，通过物理验证、寄生提取和后仿真打分。基准含 13 个 PDK、3 nm 至 180 nm 工艺节点的 165 个任务，覆盖模拟、混合信号与数字电路。
正文 · AI 翻译
作者：Zhangmai Li、Tianrui Ma、Zheng Weng、Mo Zou、Zidong Du、Yifan Hao、Yongwei Zhao、Wei Li、Jing Li、Qi Guo、Yunji Chen
摘要：大语言模型（LLM）智能体正被探索用于电路设计，但其生成高质量定制版图的能力尚未得到广泛评估。ICLayout-Bench 是一个基准测试，其中智能体使用电子设计自动化（EDA）工具，从晶体管级电路网表构建并优化 GDSII 版图。这些版图通过物理验证、寄生参数提取和版图后仿真进行评估。通过物理与功能检查的版图将按电气性能和面积评分。该基准包含 13 个工艺设计套件（PDK）中的 165 项任务，覆盖从 3 nm 到 180 nm 的技术节点。任务涵盖开源与商业 EDA 流程中的模拟、混合信号和数字电路。实验评估了 7 个模型在 21 项公开任务和 19 项私有任务上的 22 种配置。在 100 分制下，公开任务的平均版图得分范围为 4.22 至 80.26，私有任务为 1.43 至 67.01。更高的推理投入并不能持续提升平均得分，且得分相近的配置可能产生显著不同的模型成本。
| 评论： | 12 页，7 幅图，3 张表，含附录。项目页面：此 https URL 代码：此 https URL 数据集：此 https URL |
| 主题： | 硬件架构（cs.AR）；人工智能（cs.AI）；软件工程（cs.SE） |
| 引用为： | arXiv:2611.12982 [cs.AR] |
| （或 arXiv:2611.12982v1 [cs.AR] 用于此版本） | |
| https://doi.org/10.48550/arXiv.2611.12982 由 DataCite 颁发的 arXiv DOI（待注册） |
提交历史
来自：Zhangmai Li [查看电子邮件]
[v1]
2026 年 11 月 8 日星期日 08:05:27 UTC（396 KB）
来源：arXiv cs.AI · arxiv.org